


TS. HỒ VĂN SUNG

# XỬ LÝ SỐ TÍN HUỆU

Phương pháp truyền thống  
kết hợp với phần mềm MATLAB

TẬP HAI



NHÀ XUẤT BẢN GIÁO DỤC




TS. HỒ VĂN SUNG

# XỬ LÝ SỐ TÍN HIỆU

Phương pháp truyền thống  
kết hợp với phần mềm MATLAB

TẬP HAI



NHÀ XUẤT BẢN GIÁO DỤC

## Chương 4

# CẤU TRÚC CỦA CÁC MẠNG THỜI GIAN – RỜI RẠC

### 4.0. NHẬP ĐỀ

Trong các chương 2 và 3, chúng ta đã đưa vào ba phép toán cơ bản : phép cộng, phép nhân và phép trẽ đơn vị để thực hiện một hệ thống có các tính chất và các trạng thái hoàn toàn được xác định. Chương này chúng ta sẽ sử dụng các hệ thống đó để xây dựng nên các mạng thời gian – rời rạc. Một mạng đảm nhận một chức năng mô tả các tính toán đã được tạo thành. Nó có thể được thực thi bằng phần mềm máy tính hoặc bằng phần cứng chuyên dụng. Đối với sự thực thi phần mềm thì mạng tương ứng với một *đồ thị dòng tín hiệu* hay còn gọi là *lưu đồ* (flow chart). Đó là một sơ đồ chứa ba phép toán cơ bản trên dây nhằm thực hiện một chức năng tính toán xác định và là cơ sở cho một *thuật toán* dùng để mô tả cách hoạt động của một chương trình máy tính. Trong khi thực hiện phần cứng thì mạng mô tả các phần tử mạch thực tế và các liên kết điện tử giữa chúng với nhau.

Nhiều tính chất quan trọng của một bộ xử lý số tín hiệu nằm trong các hệ số của các cấu trúc mạng. Rõ ràng là hiệu năng của một bộ xử lý số tín hiệu phụ thuộc rất nhiều vào việc lựa chọn các cấu trúc của mạng.

Một mạng được tạo thành từ nhiều hệ thống khác nhau, mỗi hệ thống lại được đặc trưng bởi một hàm truyền. Hàm truyền của một hệ thống là không duy nhất, do vậy hàm truyền của một mạng cũng không duy nhất. Vị trí của các hệ thống ở trong một mạng có thể được giao hoán hoặc chuyển vị cho nhau mà không làm thay đổi dạng của phương trình sai phân. Nhờ các phép toán đó mà có thể tìm được các *cấu trúc tối ưu* hay còn gọi là *cấu trúc chính tắc*. Trong chương này chúng ta sẽ xét tất cả các cấu trúc tối ưu cho các mạng IIR và FIR.

Chẳng hạn, với hàm truyền phân thức thì các dây lối vào và lối ra của nó sẽ thỏa mãn một phương trình sai phân tuyến tính hệ số – hằng số. Vì hàm truyền là biến đổi – z của đáp ứng xung và phương trình sai phân thỏa mãn bởi lối vào và lối ra có thể được xác định bằng sự kiểm chứng hàm truyền, nên có thể suy ra phương trình sai phân, đáp ứng xung và hàm truyền là những thuộc tính tương đương mô tả mối quan hệ vào – ra của một hệ thống rời rạc tuyến tính bất biến với thời gian. Khi các hệ thống như vậy đã được thực thi với phần cứng analog thời gian – rời rạc hoặc với phần cứng số thì phương trình sai phân hoặc sự biểu diễn hàm truyền phải được chuyển đổi thành một thuật toán hoặc một cấu trúc có thể được thực hiện với công nghệ mong muốn. Chương này sẽ giới thiệu hệ thống được mô tả

bằng các phương trình sai phân tuyến tính hệ số – hằng số có thể được biểu diễn bằng các cấu trúc bao gồm các liên kết của các phép toán cơ sở như phép cộng, phép nhân với hằng số và phép trẽ. Công nghệ sử dụng sẽ thực hiện chính xác các cấu trúc đó.

Để minh họa cho việc tính toán gắn với phương trình sai phân, hãy xét hệ thống được mô tả bằng hàm truyền :

$$H(z) = \frac{b_0 + b_1 z^{-1}}{1 - az^{-1}} \quad |z| > |a| \quad (4.1)$$

Đáp ứng xung của hệ thống này là :

$$h[n] = b_0 a^n u[n] + b_1 a^{n-1} u[n-1] \quad (4.2)$$

Phương trình sai phân bậc nhất được thỏa mãn bởi lối vào và lối ra :

$$y[n] - ay[n-1] = b_0 x[n] + b_1 x[n-1] \quad (4.3)$$

Vì hệ thống có đáp ứng xung dài vô hạn nên không thể thực hiện hệ thống bằng phép nhân chập rời rạc. Tuy nhiên, nếu viết lại phương trình (4.3) dưới dạng

$$y[n] = ay[n-1] + b_0 x[n] + b_1 x[n-1] \quad (4.4)$$

thì nó sẽ cung cấp cơ sở cho một thuật toán để tính toán một cách đệ quy lối ra tại thời điểm  $n$  nào đó theo các số hạng của lối ra trước đó  $y[n-1]$ , của mẫu lối vào hiện tại  $x[n]$  và của các mẫu lối vào trước đó  $x[n-1]$ . Như đã nêu trong mục 2.5, nếu ta giả thiết thêm các điều kiện ban đầu bằng không (tức là nếu  $x[n] = 0$  khi  $n = 0$ , thì khi đó  $y[n] = 0$  với  $n < 0$ ) và nếu sử dụng phương trình 4.4 như một công thức truy toán để tính lối ra hiện tại theo các giá trị đã qua của lối ra và giá trị hiện tại cũng như quá khứ của lối vào, thì hệ thống sẽ tuyến tính và bất biến với thời gian. Tương tự có thể được áp dụng cho trường hợp tổng quát hơn của phương trình sai phân bậc N. Như chúng ta sẽ thấy, có rất nhiều cấu trúc tính toán suy ra từ cùng một hệ thức giữa dãy lối vào  $x[n]$  và dãy lối ra  $y[n]$ .

Trong các phần sau, chúng ta xét các kỹ thuật thực thi các hệ thống rời rạc tuyến tính và bất biến với thời gian. Trước tiên, chúng ta trình bày các giản đồ khối và các mô tả sơ đồ dòng tín hiệu của các cấu trúc tính toán hoặc các mạng đối với các phương trình sai phân tuyến tính hệ số – hằng số biểu diễn các hệ thống nhân quả tuyến tính và bất biến với thời gian. Nếu sử dụng các biến đổi đại số và các biểu diễn giản đồ khối, thì sẽ đưa ra nhiều cấu trúc cơ sở tương đương để thực hiện một hệ thống nhân quả tuyến tính và bất biến với thời gian. Mặc dù hai cấu trúc có thể tương đương đối với các đặc trưng vào – ra của nó đối với các biểu diễn độ chính xác – vô hạn của các hệ số và của các biến số, nhưng chúng ta vẫn có thể có nhiều các tính chất khác nhau khi độ chính xác số bị hạn chế. Đây là lý do chính được quan tâm để nghiên cứu các cấu trúc thực thi khác nhau. Tác động của biểu diễn độ chính xác – hữu hạn của các hệ số của hệ thống và tác động của sự cắt gọt hoặc làm tròn của các tính toán trung gian được khảo sát trong các phần sau của chương này.


#### 4.1. CÁC MẠNG CƠ SỞ

Sự tổng hợp hay phân tích các mạng thời gian rời rạc đều đưa về các mạng cơ sở sau đây :

*Các mạng song song*: Giả sử có hai hệ thống có đáp ứng xung lần lượt là  $h_1[n]$  và  $h_2[n]$  được ghép song song với nhau để tạo thành một mạng song song (hình 4.1).

Đáp ứng xung của mạng song song sẽ là

$$h[n] = h_1[n] + h_2[n] \quad (4.5)$$



Hình 4.1. Sơ đồ khối của mạng song song

Do đó hàm truyền tìm được :

$$H(z) = H_1(z) + H_2(z) \quad (4.6)$$

Vậy đáp ứng xung của mạng song song bằng tổng đáp ứng xung của các hệ thống thành phần và hàm truyền của mạng song song bằng tổng hàm truyền của các hệ thống thành phần.

*Mạng nối tiếp* : Hai hệ thống được gọi là nối tiếp nhau nếu lối ra của hệ thống này là lối vào của hệ thống kia (hình 4.2).

Trong mạng nối tiếp thì đáp ứng xung của toàn bộ mạng bằng nhân chập đáp ứng xung của các hệ thống thành phần :

$$h[n] = h_1[n]*h_2[n] \quad (4.7)$$

Lấy biến đổi – z biểu thức trên ta được :

$$H(z) = H_1(z)H_2(z) \quad (4.8)$$

Hàm truyền của mạng nối tiếp bằng tích các hàm truyền của các hệ thống thành phần.


*Các mạng phản hồi*

Ba hệ thống có hàm truyền lần lượt là  $E(z)$ ,  $F(z)$  và  $G(z)$  được ghép với nhau như trên hình 4.3 :

Hệ thống  $F(z)$  nằm trong mạch phản hồi.

Hàm truyền của mạng phản hồi được tính :

$$H(z) = \frac{E(z)G(z)}{1 - F(z)G(z)} \quad (4.9)$$



Hình 4.2. Sơ đồ ghép nối mạng nối tiếp

**Ví dụ 4.1.** Hình vẽ sau đây cho biết sơ đồ của một mạng thời gian rời rạc tổng hợp từ 4 hệ thống với các hàm truyền lần lượt là  $H_1(z)$ ,  $H_2(z)$ ,  $H_3(z)$  và  $H_4(z)$

Ví dụ 4.2 có thể được tổng quát hóa cho các phương trình sai phân bậc cao hơn dạng :

$$y[n] + \sum_{k=1}^N a_k y[n-k] = \sum_{k=0}^M b_k x[n-k] \quad (4.12)$$

với hàm truyền tương ứng :

$$H(z) = \frac{\sum_{k=0}^M b_k z^{-k}}{1 + \sum_{k=1}^N a_k z^{-k}} \quad (4.13)$$


Nếu sử dụng phương trình sai phân của hệ thống IIR bậc N như một công thức truy toán đối với  $y[n]$  theo các số hạng của một tổ hợp tuyến tính của các giá trị đã qua của dãy lối ra và các giá trị hiện tại và đã qua của dãy lối vào, thì đưa đến hệ thức :

$$y[n] = \sum_{m=0}^M b_m x[n-m] - \sum_{k=1}^N a_k y[n-k] \quad (4.14)$$

Giản đồ khối của hình 4.6 minh họa phương trình (4.14), nó biểu diễn một cặp phương trình sai phân dạng :

$$v[n] = \sum_{k=0}^M b_k x[n-k] \quad (4.15a)$$

$$y[n] = \sum_{k=1}^N a_k y[n-k] + v[n] \quad (4.15b)$$




Hình 4.6. Cấu trúc của mạng IIR bậc N dạng trực tiếp.

Ở đây đã sử dụng bộ cộng hai lối vào hàm ý là các phép cộng được thực hiện theo một trật tự quy định. Hình 4.6 cho thấy các tích  $a_N y[n - N]$  và  $a_{N-1} y[n - N + 1]$  phải được tính trước, tiếp đến là cộng chúng lại và kết quả của tổng được cộng với  $a_{N-2} y[n - N + 2]$  và tiếp tục như vậy. Sau khi  $y[n]$  đã được tính, thì các biến số trễ phải được cập nhật bằng cách chuyển  $y[n - N + 1]$  vào trong bộ ghi để lưu giữ  $y[n - N]$  và tiếp tục như vậy. Giản đồ khối có thể được sắp xếp lại hoặc biến đổi theo nhiều cách khác nhau mà không làm thay đổi hàm truyền tổng thể. Mỗi sự sắp xếp lại thích hợp, biểu diễn một thuật toán tính toán *khác nhau* để thực hiện *cùng một* hệ thống. Ví dụ, giản đồ khối của hình 4.6 có thể được coi như một sự mắc nối tiếp hai hệ thống. Hệ thống thứ nhất biểu diễn phép tính  $v[n]$  từ  $x[n]$ , còn hệ thống thứ hai biểu diễn sự tính toán  $y[n]$  từ  $v[n]$ . Bởi vì mỗi hệ thống là một hệ thống tuyến tính và bất biến với thời gian (giả thiết các điều kiện ban đầu đối với các bộ ghi trễ bằng không), nên thứ tự mà trong đó hai hệ thống đã được mắc nối tiếp có thể trao đổi cho nhau, như đã chỉ trên hình 4.7, mà không ảnh hưởng đến hàm truyền tổng thể (trong hình 4.7 ta đã giả thiết  $M = N$ ), điều đó không làm mất tính chất tổng quát, bởi vì nếu  $M \neq N$ , thì một số các hệ số  $a_k$  hoặc  $b_m$  trong hình vẽ có thể bằng không, và vì vậy giản đồ có thể được đơn giản hóa.

Theo các số hạng của hàm truyền  $H(z)$  trong phương trình (4.13), thì hình 4.6 có thể được nhìn nhận như một sự thực hiện của  $H(z)$  qua phép khai triển :

$$H(z) = H_2(z)H_1(z) = \left( \frac{1}{1 - \sum_{k=1}^N a_k z^{-k}} \right) \left( \sum_{k=0}^M b_k z^{-k} \right) \quad (4.16)$$



**Hình 4.7.** Sắp xếp lại giản đồ khối của hình 4.6 với  $N = M$  ;  
nếu  $M \neq N$  thì một số hệ số bằng không

hoặc tương đương qua cặp các phương trình :

$$V(z) = H_1(z)X(z) = \left( \sum_{k=0}^M b_k z^{-k} \right) X(z) \quad (4.17a)$$

$$Y(z) = H_2(z)V(z) = \left( \frac{1}{1 - \sum_{k=1}^N a_k z^{-k}} \right) V(z) \quad (4.17b)$$

Mặt khác, hình 4.7 biểu diễn  $H(z)$  như sau :

$$H(z) = H_1(z)H_2(z) = \left( \sum_{k=0}^M b_k \right) \left( \frac{1}{1 - \sum_{k=1}^N a_k z^{-k}} \right) \quad (4.18)$$

hoặc tương đương qua các phương trình :

$$W(z) = H_2 X(z) = \left( \frac{1}{1 - \sum_{k=1}^N a_k z^{-k}} \right) X(z) \quad (4.19a)$$

$$Y(z) = H_1(z)W(z) = \left( \sum_{k=0}^M b_k z^{-k} \right) W(z) \quad (4.19b)$$

Trong lĩnh vực thời gian, hình 4.7 và một cách tương đương các phương trình (4.19a) và (4.19b) có thể được biểu diễn bằng cặp các phương trình sai phân :

$$w[n] = \sum_{k=1}^N a_k w[n-k] + x[n] \quad (4.20a)$$

$$y[n] = \sum_{k=0}^M b_k w[n-k] \quad (4.20b)$$

Giản đồ khối của hình 4.6 và 4.7 có nhiều sự khác nhau. Trong hình 4.6, các điểm không của  $H(z)$  biểu diễn bằng  $H_1(z)$ , được thực thi đầu tiên, tiếp đến là các điểm cực, biểu diễn bằng  $H_2(z)$ . Trong hình 4.7, các điểm cực lại được thực thi trước, tiếp đến là các điểm không. Về phương diện lý thuyết, thứ tự thực thi không ảnh hưởng đến hàm truyền tổng thể. Tuy nhiên, như chúng ta sẽ thấy, khi một phương trình sai phân được thực thi với các phép tính số học có độ chính xác hữu hạn, thì có thể có sự khác nhau đáng kể giữa hai hệ thống mà trên phương diện lý thuyết là tương đương nhau. Điểm quan trọng khác liên quan tới số lượng các phần tử trễ trong hai hệ thống, các hệ thống trong hình 4.6 và 4.7, mỗi cái đều có tổng cộng  $(N + M)$  phần tử trễ. Tuy nhiên, giản đồ khối của hình 4.7 có thể vẽ lại bằng cách lưu ý rằng tín hiệu chính xác như nhau,  $w[n]$ , được lưu trữ trong hai dãy phần tử trễ ở trong hình vẽ. Vì thế, hai dãy này có thể gộp lại với nhau thành một dãy, như chỉ ra trên hình 4.8.

Số lượng tổng cộng các bộ trễ trong hình 4.8 ít hơn ở trong hình 4.6 và 4.7 và thực tế nó là số lượng tối thiểu được yêu cầu để thực hiện hệ thống với hàm truyền cho bởi phương trình (4.13). Đặc biệt, số lượng tối thiểu các bộ trễ được yêu cầu, nói chung, bằng  $\max(N, M)$ . Sự thực hiện với số lượng cực tiểu phần tử trễ thường được gọi là sự thực hiện *dạng chính tắc*. Giản đồ khối không chính tắc trong hình 4.6 được gọi là sự thực hiện *dạng trực tiếp I* của hệ thống bậc N tổng quát, bởi vì nó thực hiện một cách trực tiếp phương trình sai phân được thỏa mãn bởi lối vào và lối ra, mà

phương trình sai phân đó có thể được viết trực tiếp từ hàm truyền nhờ sự kiểm chứng. Hình 4.8 thường được gọi là sự thực hiện *dạng trực tiếp II* hoặc *dạng trực tiếp chính tắc*. Khi biết hình 4.8 là một cấu trúc thực hiện phù hợp đối với  $H(z)$  được cho bởi phương trình (4.13), thì ta có thể suy ra ngay hàm truyền từ giản đồ khối hoặc từ giản đồ khối suy ra hàm truyền (hoặc phương trình sai phân tương đương) một cách trực tiếp.


#### 4.2.2. Cấu trúc dạng trực tiếp I và II của một hệ thống LTI

Xét hệ thống LTI với hàm truyền :

$$H(z) = \frac{1 + 2z^{-1}}{1 - 1,5z^{-1} + 0,9z^{-2}} \quad (4.21)$$

So sánh hàm truyền này với phương trình (4.13), ta tìm được  $b_0 = 1$ ,  $b_1 = 2$ ,  $a_1 = -1,5$ , và  $a_2 = 0,9$ , như vậy, từ hình 4.6 ta có thể thực hiện hàm truyền trong một giản đồ khối dạng trực tiếp I như đã chỉ trên hình 4.9. Dựa vào hình 4.8, chúng ta cũng có thể thực hiện hàm truyền trong dạng trực tiếp II, như đã chỉ trên hình 4.10. Trong cả hai trường hợp, cần chú ý rằng các hệ số trong các nhánh phản hồi của giản đồ khối có dấu ngược với dấu của các hệ số tương ứng của  $z^{-1}$  và  $z^{-2}$  trong phương trình (4.21). Cũng lưu ý rằng dạng trực tiếp II chỉ đòi hỏi hai bộ trễ để thực hiện  $H(z)$ , ít hơn sự thực hiện dạng trực tiếp I một bộ trễ.

Ta đã triển khai hai giản đồ khối tương đương để thực hiện một hệ thống tuyến tính và bất biến với thời gian với hàm truyền đã cho bởi phương trình (4.13). Các giản đồ khối này biểu diễn các thuật toán khác nhau để thực hiện hệ thống, đã thu được bằng các biến đổi dựa trên tính chất tuyến tính của hệ thống và các tính chất đại số của hàm truyền.



Hình 4.8. Phối hợp các bộ trễ trong hình 4.7

## MỤC LỤC

Trang

### **Chương 4. CẤU TRÚC CỦA CÁC MẠNG THỜI GIAN-RỜI RẠC**

<b>4.0. Nhập đề</b>	3
<b>4.1. Các mạng cơ sở</b>	4
<b>4.2. Cấu trúc của các mạng LTI</b>	6
4.2.1. Cấu trúc dạng trực tiếp	6
4.2.2. Cấu trúc dạng trực tiếp 1 và 2 của một hệ thống LTI	11
4.2.3. Biểu diễn sơ đồ dòng tín hiệu các hệ thống LTI	12
<b>4.3. Các cấu trúc dạng trực tiếp của mạng IIR</b>	17
4.3.1. Cấu trúc dạng trực tiếp	18
4.3.2. Cấu trúc dạng nối tiếp	19
4.3.3. Cấu trúc dạng song song	22
4.3.4. Phản hồi trong các mạng IIR	24
<b>4.4. Các mạng chuyển vị</b>	26
<b>4.5. Các tính chất của mạng suy từ các hệ số</b>	29
4.5.1. Tính chất ổn định suy từ hệ số: Tam giác ổn định	29
4.5.2. Các tính chất của mạng suy từ vị trí các điểm không	30
<b>4.6. Các mạng có pha tuyến tính được tổng quát hoá</b>	31
4.6.1. Các hệ thống với pha tuyến tính	31
4.6.2. Pha tuyến tính được tổng quát hoá	34
4.6.3. Các hệ thống FIR nhân quả có pha tuyến tính tổng quát hoá	37
4.6.4. Vị trí của các điểm không của hệ thống FIR pha tuyến tính	42
<b>4.7. Các cấu trúc mạng cơ sở cho các hệ thống FIR</b>	47
4.7.1. Cấu trúc dạng trực tiếp	47
4.7.2. Cấu trúc dạng nối tiếp	48
4.7.3. Cấu trúc dạng pha tuyến tính	48
4.7.4. Quan hệ của các hệ thống FIR pha tuyến tính với các hệ thống pha cực tiểu	51

<b>4.8. Các mạng thời gian – rời rạc đặc biệt</b>	51
4.8.1. Mạng truyền qua (all-pass)	51
4.8.2. Mạch lọc răng lược	58
4.8.3. Các hệ thống có pha cực tiểu	59
4.8.4. Khai triển truyền qua và pha cực tiểu	59
4.8.5. Các mạng được cân bằng đáp ứng tần số	62
<b>4.9. Các cấu trúc mạng mắt cáo</b>	63
4.9.1. Mạng mắt cáo toàn điểm không (all-zeros)	64
4.9.2. Mạng mắt cáo toàn điểm cực	67
<b>Bài tập</b>	69

## *Chương 5. BIẾN ĐỔI FOURIER RỜI RẠC*

<b>5.0. Nhập đề</b>	84
<b>5.1. Biểu diễn các dãy tuần hoàn : các chuỗi Fourier rời rạc</b>	84
<b>5.2. Các tính chất của chuỗi Fourier rời rạc</b>	91
5.2.1. Tính chất tuyến tính	92
5.2.2. DFS của dãy bị dịch chuyển	92
5.2.3. Tính chất đối ngẫu	92
<b>5.3. Mối liên hệ giữa DFS với biến đổi -z và biến đổi Fourier rời rạc (DTFT)</b>	94
5.3.1. Mối liên hệ giữa DFS với biến đổi -z	94
5.3.2. Mối liên hệ giữa DFS với biến đổi Fourier rời rạc (DTFT)	94
<b>5.4. Biến đổi Fourier rời rạc (DFT)</b>	96
5.4.1. Định nghĩa	96
5.4.2. Các tính chất của DFT	99
<b>5.5. Mối liên hệ giữa DFT với DTFT và sự lấy mẫu tần số</b>	103
5.5.1. Mối liên hệ giữa DFT và DTFT	103
5.5.2. Độ phân giải tần số và sự lấy mẫu tần số	104
<b>5.6. Phép nhân chập vòng</b>	106
<b>5.7. Nhân chập thẳng dùng DFT</b>	108
5.7.1. Nhân chập thẳng hai dãy có chiều dài hữu hạn	108
5.7.2. Lọc khối hay nhân chập phân tầng	109

<b>5.8. Biến đổi Fourier nhanh (FFT)</b>	118
5.8.1. Hiệu quả tính toán của thuật toán FFT	118
5.8.2. Thuật toán Goertzel	120
5.8.3. Thuật toán biến đổi Fourier nhanh (FFT) rút gọn theo thời gian	122
5.8.4. Thuật toán FFT rút gọn theo tần số	129
5.8.5. Nhân chập nhanh dùng FFT	134
<b>5.9. Tính DFT dùng nhân chập. Thuật toán biến đổi tiếng hót (chirp)</b>	137
<b>5.10. Biến đổi sine và cosine rời rạc</b>	140
5.10.1. Định nghĩa	140
5.10.2. Các phép biến đổi DCT-1 và DCT-2	141
5.10.3. Mối liên hệ giữa DCT và DFT	143
<b>Bài tập</b>	145

## *Chương 6. CÁC KỸ THUẬT THIẾT KẾ MẠCH LỌC*

<b>6.0. Khái quát về mạch lọc số và mạch lọc tương tự</b>	151
<b>6.1. Phân loại và những quy định của các loại mạch lọc</b>	152
<b>6.2. Thiết kế các loại mạch lọc số IIR</b>	155
6.2.1. Tổng quan các kỹ thuật thiết kế mạch lọc số	155
6.2.2. Một số quy định đối với mạch lọc tương tự	156
<b>6.3. Thiết kế mạch lọc số bằng sự bất biến xung</b>	158
<b>6.4. Thiết kế mạch lọc số từ mạch lọc Butterworth thông thấp</b>	162
6.4.1. Các đặc trưng của mạch lọc tương tự Butterworth thông thấp	162
6.4.2. Thiết kế mạch lọc tương tự Butterworth thông thấp	163
6.4.3. Biến đổi song tuyến	168
<b>6.5. Thiết kế mạch lọc số thông thấp từ mạch lọc tương tự Butterworth dùng phép biến đổi song tuyến</b>	172
<b>6.6. Thiết kế mạch lọc số IIR có đáp ứng hình chữ V</b>	175
<b>6.7. Thiết kế mạch lọc số IIR thông cao, thông dài và chặn dài dùng phép biến đổi dài tần</b>	177
<b>6.8. Thiết kế mạch lọc số FIR</b>	179
6.8.1. Những ưu điểm của mạch lọc số FIR	179
6.8.2. Phương pháp Fourier dùng cho thiết kế các mạch lọc số FIR	179
6.8.3. Thiết kế các mạch lọc số FIR dùng các hàm cửa sổ	181

6.8.4. Cửa sổ có thể điều chỉnh được : Hàm cửa sổ Kaiser	181
6.8.5. Mạch lọc số FIR bán dải (half-band)	184
<b>6.9. Thiết kế mạch lọc số dùng phần mềm MATLAB</b>	<b>185</b>
6.9.1. Thiết kế các loại mạch lọc số IIR dùng MATLAB	185
6.9.2. Thiết kế mạch lọc số thông dài Yulewalk, Butterworth và Chebyshev	188
6.9.3. Mô phỏng quá trình lọc số dùng mạch lọc IIR	190
<b>6.10. Thiết kế các loại mạch lọc số FIR dùng MATLAB</b>	<b>191</b>
6.10.1. Thiết kế mạch lọc số FIR thông thấp và thông dải	192
6.10.2. Thiết kế các bộ vi phân số FIR dùng MATLAB	194
6.10.3. Thiết kế các bộ biến đổi Hilbert số FIR dùng MATLAB	197
6.10.4. Thiết kế mạch lọc số đa mức dùng MATLAB	198
6.10.5. Thiết kế mạch lọc số FIR dùng các hàm cửa sổ	200
<b>Bài tập</b>	<b>205</b>
<b>Trả lời bài tập chọn lọc</b>	<b>207</b>
<b>Tài liệu tham khảo</b>	<b>211</b>
<b>Mục lục</b>	<b>212</b>

*Chịu trách nhiệm xuất bản :*  
Giám đốc NGÔ TRẦN ÁI  
*Tổng biên tập VŨ DƯƠNG THỦY*

*Biên tập nội dung :*

THANH BÌNH

*Trình bày bìa :*

THUÝ HẠNH

*Sửa bản in :*

TUẤN LINH

*Chế bản :*

MINH CHÂU

---

## XỬ LÝ SỐ TÍN HIỆU - TẬP HAI

In 2.000 bản (01ĐH) khổ 19 x 27 cm, tại Xí nghiệp in Hà Tây.  
Số in: 05/ĐH; Số XB: 1443/116-02. In xong và nộp lưu chiểu tháng 6 năm 2003.